Meine Masterarbeit habe ich am Institut für Mikroelektronische Systeme, Fachgebiet für Architekturen und Systeme zum Thema Konzeptionierung und Implementierung einer hybriden MAC-Layer-Architektur für Paket-basierte Powerline Kommunikation auf einem FPGA geschrieben.
Die Aufgabenstellung lautete:
Herr Niklas Rother bekommt die Aufgabe eine hybride Architektur, bestehend aus Hardwareeinheiten
und ein oder mehreren Softcore-Prozessoren zu konzeptionieren. Die Implementierung eines MAC-Layer nach dem HomePlug V1.0.1 Standard liegt hierbei bereits als VHDL-Hardware-Beschreibung und C-Referenzimplementierung vor. Zunächst soll eine Evaluation der bestehenden Hardware-Architektur hinsichtlich der Umsetzbarkeit einzelner Komponenten auf einem Softcore untersucht werden. Anschließend werden verschiedene Architekturen von Softcore-Prozessoren verglichen und bezüglich ihrer hardwarespezifischen Parameter bewertet. Die am besten geeigneten Softcore- Prozessor-Architekturen werden schließlich in einem Gesamtkonzept als hybride Architektur mit weiteren Hardware-Komponenten auf einem FPGA realisiert und gegen die Referenzimplementierung verifiziert.
Ich habe im Rahmen der Arbeit den MAC-Layer des Powerline-1.0.1-Standards auf einem FPGA implementiert. Das Gesamtsystem ist heterogenes Multicore-System, dass aus einem NEO430 und einem PauloBlaze sowie ein paar Hardware-Elementen für CRC-Berechungen etc. besteht. Der „große“ NEO430 bewältigt dabei die Kommunikation mit der darüber liegenden Schicht (dem LLC-Layer), was recht komplex, aber nicht so zeitkritisch ist. Der „kleine“ PauloBlaze steuert die darunterliegende PHY-Schicht. Deren Ansteuerung ist recht einfach, allerdings sehr zeitkritisch, da hier auf die Einhaltung der zugewiesenen Zeitslots geachtet werden muss. Zwischen den beiden Schichten liegen Speicher, die über spezielle FIFO-Interfaces bedient werden. Diese Interfaces können on-the-fly die CRC-Checksumme der übertragenen Daten berechnen.
Das ganze System hat sich als recht praxistauglich erwiesen, und wird jetzt vom meinem damaligen Betreuer weiterentwickelt. Besonders stolz bin ich auf die komplett in Assembler geschrieben PHY-Layer Steuerung, welche exakt 1024 Instruktionen lang ist, und damit genau in der Speicher passt!
Weitere Informationen: